Hiroyuki Yamanaka

cpu

• Article
  • ロジックICで創る 4bitCPU組立キット TTM4
  • The Effects of CPU Turbo: 768X stddev
  • RISC-V SpikeシミュレータでC/C++のprintfを実現する仕組み (6. ファイルシステムの呼び出し)
  • 本当にわかる Spectre と Meltdown
  • 琴葉姉妹と学ぶハッキング
  • Linuxがブートできる自作RISC-VシミュレータをGitHubにアップロードした
  • APSで連載しているRISC-V入門全8回がすべて公開されました
  • Towards fearless SIMD
  • RISC-Vのハイパーバイザ仕様について調べる(1. ハイパーバイザのモードと主要システムレジスタについて)
  • 【翻訳】RISC-V ISAにまつわる11の作り話(誤解・勘違い・神話？)
  • PortSmashで学ぶ高性能プロセッサの同時マルチスレッディング
  • Day 7 : SIMD化
  • 2018年のRISC-V関係の(私の)講演資料をすべて公開しました
  • x86の機械語
  • Lecture 1: Introduction + Throughput Hardware Review
  • ARM1 Gate-level Simulation
  • Chiselを使ってCPUを作ろう 14. 2段パイプラインのデザインをGitHubに公開しました
  • 論理回路考古学のススメ
  • RISC-V documentation transrate to Japanese.
  • ひとりでCPUとエミュレータとコンパイラを作る Advent Calendar 2017
  • アウトオブオーダ実行の詳細を勉強する場合の資料には”Understanding the detailed Architecture of AMD’s 64 bit Core”がとても良い
  • 汎用ロジックのみで実用的なCPUを作る方法
  • MKL-DNNで学ぶIntel CPUの最適化手法
  • 分岐予測の簡単な歴史 – Part 1
  • 『CPUの創りかた』のTD4をブレッドボードで作った話。
  • AMDがZen 2で採用した現在最強の分岐予測「TAGE」
  • フリップフロップ(flip-flop)回路
    • youtube
  • implemented SNES on an FPGA
  • 2019年のこれまでに発表したRISC-V関連の発表資料をすべてアップロードしました
  • 「はじめて読む486」の実行環境を、FreeDOS+QEMU+OpenWatcomでつくる
  • RISC-Vとx86のsystem callの内部実装の違い(xv6を例に)
  • 簡単な32bit CPUを自作した(MIPSのサブセット)
  • どうしていまFPGAなのか、そしてFPGAとは何か?
  • 本当に私の人生を変えた技術書10選
  • RISCVエミュレータ-ELFファイルの実行
  • VM環境のCPU仮想化はどうやって実現しているのか ハードウェア仮想化支援機構の仕組
  • Microbenchmarking Return Address Branch Prediction
  • RISC-Vのハイパーバイザー拡張の仕様書を(ほぼ)日本語化したので公開する
  • 簡単なCPUを作ってみる
  • ビット演算やSIMDに関するテクニックを集めるためのwiki
  • RISC-Vがリンクレジスタを2つ用意しているのは何故なのか
  • ARM入門勉強会
  • IntelのエンジニアがCPUやメモリのレベルでコンテナのパフォーマンスを向上するためにランタイムのリソースマネージャにどういう改善を加えているのかという話
  • Intel Ice Lakeのプロセッサは整数除算命令がアツい
  • ARM CPUにおけるSIMDを用いた高速計算入門
  • ARM命令セット
  • フリーでオープンなRISC-V命令セットアーキテクチャ (ISA) の入門オンラインコース
  • 投機的プリフェッチとキャッシュの弱点
  • システムLSIとアーキテクチャ技術
  • デバッガとブレイクポイントについて
  • RISC-V ベクトル拡張 v1.0の日本語訳を公開した
  • GPU向けコンパイラの最適化の紹介と論文のサーベイ
  • 割り込み
  • GPU上で動くRISC-Vエミュレータ
  • Granularity and Parallel Performance
  • 浮動小数点数内部表現シミュレーター
  • CPUとGPUのマルチスレッディングの違いについて
  • The Future of Many Core Computing:
  • パソコンユーザーのためのDRAM入門 Part 1
  • 骨まで理解するPCアーキテクチャ(GPU編) 第1回
  • 誰も教えてくれない AMD64 と Intel64 の違い
  • RISC-V の特徴と研究・開発への利用
  • 論理回路シミュレータ SimcirJS の使い方
  • SIMD化とは何か
  • 10年で5世代の進化を遂げた高性能パッケージング技術「CoWoS」
  • Dockerで体験する富岳のアーキテクチャ「AArch64」ハンズオン
  • 高性能プロセッサー設計の専門書
  • x87 FPUの呪い
  • Graviton2とGraviton3の解説blog
  • 分岐予測—あなたが知る必要があるすべて。
  • 半導体設計について何も知らない素人が1ヶ月で8bitCPUをテープアウトした話
  • 高性能プロセッサ設計の原則
  • 累積和の SIMD 実装の話
  • 非同期設計の考え方
  • なぜJTAGはCPUデバッグにも使えるのか？
  • CPU Scheduling
  • インテル® データ・ダイレクト I/O テクノロジーの効果的な利用
  • JTAGを使ってArmのデバイスをデバッグしてみよう ARMv8のプロセッサコアのデバッグ手順とポイント
  • ハイパースレッディングの 並列化効率への影響
  • 軽率にGPUを使っていこう、OpenCL入門
  • SIMDによる将棋Bitboard計算の高速化
  • UMAP on RAPIDS (15x Speedup)
  • Filtering a Vector with SIMD Instructions
  • ZynqMPを理解しよう
  • Sorting with SIMD
  • GitHub - cyring/CoreFreq: CoreFreq is a CPU monitoring software designed for the 64-bits Processors.
  • TangNano9kにRISC-Vを実装(移植)した
  • Home-Built CPU Runs With Home-Built Toolchain
  • なぜ違う値を見たのかーー並列実行におけるCPUの動作 - ユニファ開発者ブログ
  • GitHub - riscv/riscv-cfi: This repo holds the work area and revisions of the RISC-V CFI (Shadow Stack and Landing Pads) specifications. CFI defines the privileged and unprivileged ISA extensions that can be used by privileged and unprivileged programs to protect the integrity of their control-flow.
  • RISC-VなGPGPUであるVortexを深堀する (その6) - Vengineerの戯言
  • 続CPUとは何か - ハードウェアエミュレータから見たCPU
  • Writing a simple RISC-V emulator in plain C
  • samply is a command line CPU profiler which uses the Firefox profiler as its UI.
  • RISC-Vのベクトル命令一覧と関連情報をまとめたページを公開した
  • 無から始める自作CPU
  • 書籍『はじめて読む486』のサンプルプログラム集
  • 高性能のCPUの研究・動向
  • Intel APXの解説（エンコーディングの歴史編）
  • MN-Core におけるテンソルのメモリ配置レイアウト表現
  • GPUの基礎
• Tool
  • aqcc
  • Unicorn